本文将深入探讨这些模块的原理、常见问题以及设计要点。

复位电路部分

简介

复位对于电路的可靠运行起着举足轻重的作用。其基本功能是在系统上电时提供复位信号，直至系统电源稳定后，撤销该复位信号。为确保可靠性，在电源稳定后还需经过一定的延时才撤销复位信号，以防止电源过程中产生的抖动对复位造成影响。复位不仅包括上电复位，各个模块也都存在复位情况，如 USB 复位、网口复位、内存复位、看门狗复位等。

图 1 复位电路的作用

常见问题

在复位电路设计中，常见的问题包括未提供复位信号、复位信号驱动能力不足、复位时序不对、复位宽度不够以及复位信号的有效电平设置不当等。这些问题可能会导致电路无法正常复位，从而影响系统的稳定性。

RC 复位电路

RC 复位电路能够实现基本的复位功能，但其存在一些缺点，如无法解决电源毛刺、边沿缓慢等问题，并且驱动能力会变差。

图 2 RC 复位电路

专用复位芯片

以 706 芯片为例，该芯片提供电源监控、上电复位、看门狗复位等功能。其具体特点如下：

• 复位功能：当 VCC 小于 4.65V 时复位；当MR出现低电平，低于 0.8V 且持续时间达到 150ns 时复位。复位状态为输出一个 160 - 180ms 宽度的低脉冲。
• 电源监控：PFO是电源监控管脚，当 FPI 电压低于 1.25V 时，PFO 输出低电平，可用于对另外一组电源或者信号进行监控。
• 看门狗功能：在 1.6s 之内 WDI 上的信号边沿没有变化，即电平没有反转，WDO就会输出低电平，直到 WDI 有翻转才恢复。此外，当 VCC 低于 4.65V 时，WDO也会复位。

在使用专用复位芯片时，需要注意复位宽度、电平有效的逻辑以及看门狗 WDI 的宽度等问题。

图 3 专用复位芯片的功能

“与” 门复位电路

在 “与” 门复位电路中，按下按键或没有喂狗时，RESET 会输出复位信号。

图 4 “与” 门复位电路

时序部分

时序基础

在高速电路中，更关注信号边沿。以下是一些基础参数：

• 时钟频率（Freq）：用 F 表示。
• 时钟周期（Tcycle）：是时钟信号完成一个完整周期所需的时间。
• 建立时间（TSetup）：如在上升沿采样，在上升沿之前数据保持不变的时间叫建立时间，一般有最大值和最小值。接收端对建立时间有要求，必须大于最小值才能稳定采样。
• 保持时间（THold）：上升沿之后数据保持不变的时间，用于保证采样的稳定可靠。
• 时钟输出延时（TCO）：器件上时钟的输入和输出的延时，受器件工艺的影响。
• PCB 传输延时（TFIT）：受走线长度、走线内外层等因素影响。
• 时钟偏差（Tjitter）：即时钟抖动。
• 建立时间裕量（TsetupMargin）：为保证时钟可靠采样，建立时间需大于最小值。
• 保持时间裕量（TholdMargin）：同理，保持时间也需满足一定要求。

图 5 时序基础参数

时序设计介绍

建立时间是指在时钟沿到来之前数据从不稳定到稳定所需的时间。如果建立时间不满足要求，数据将不能在这个时钟上升沿被稳定地打入触发器。保持时间则是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果保持时间不够，数据同样不能被稳定地打入触发器。

图 6 建立时间和保持时间

举例

在分析建立时间和保持时间时，分没有延时和有延时两种情况。当没有延时时，相关参数之间存在特定的关系；而在实际情况中，时钟的传输存在延时，即常说的时钟偏斜，它与时钟抖动有所不同，时钟偏斜是一个方向的，而时钟抖动是两个方向的。

图 7 时钟偏斜情况

时钟电路部分

晶体时钟电路

经典的晶体时钟电路包含两个负载电容和一个反馈电阻。在电容选择方面，需要考虑晶体的容性负载CL和隐性电容CS。如果忽略隐性电容，CL1和CL2通常选择为2CL，但实际中由于隐性电容的存在，会向1.5CL靠近选择。例如，当晶体数据手册中建议容性负载CL为 12.5pF 时，可选择 25pF（两倍），然后向偏小值靠近，选择 22pF（常规参数电容）。同时，RTC 的电阻一定要大于 10M。在 PCB 设计时，需要注意离处理器近、晶体附近信号避让、包地处理、晶体下所有层不要走线以及注意的使用温度等问题。

图 8 晶体时钟电路

晶振时钟电路

晶振时钟电路原理图中，L1 为。器件的作用如下：

• R1：可以减少谐波，进行阻抗匹配，减少反射信号的干扰。有源晶振的输出是方波，当阻抗不匹配时会引起谐波干扰，加上串联电阻后，该电阻与输入电容构成 RC 电路将方波变成正弦波。
• C5：与串联电阻组成 RC 滤波电路，减少时钟信号的过冲。
• 电源引脚：有源晶振的电源引脚最好通过一个磁珠后接入电源，以降低电源噪声对时钟输出频率的影响。晶振电源的去耦电容匹配也很重要，一般选 3 个，容值依次递减，在 PCB 布局中要注意这 3 个电容离电源越近容值越小。此外，有源晶振的时钟输出端串联一个小电阻，可减少信号反射。在 PCB 设计时，耦合电容应尽量靠近晶振的电源引脚，晶振的外壳必须接地，晶振下面不要布线，时钟信号的走线应尽量短，线宽大一些，晶振不要放置在 PCB 板的边缘。
  
  图 9 晶振时钟电路

时钟驱动器

典型的时钟驱动器电路采用由单端到差分的设计，具有一定的负载能力、特定的占空比、通道偏移和器件之间偏移等特性。例如，它可以带动一定容性负载的 ADC 芯片。

MCU 模块电路设计

最小系统

MCU 最小系统的组成包括主芯片、电源与接地、、复位电路、调试系统（JTAG、UART）和存储系统。Cortex - M3 的最小系统组成包含时钟模块、复位模块、电源系统、调试系统和存储系统等。其引脚可分为电源、复位与启动、晶振、下载、GPIO 等几类。在 MCU 电源设计方面，芯片内部有多个功能单元，采用多引脚供电可就近获取电源，不同单元采用独立的电源引脚可避免相互影响，同时每个电源引脚附近应加上退藕电容，以减少电源电压的微小波动。关于 VBAT 引脚，当使用或其他电源连接到该引脚时，在 VDD 断电时可保存备份寄存器的内容和维持 RTC 的功能；若应用中未使用外部电池，VBAT 引脚应接到 VDD 引脚上。STM32 有高速外部时钟（HSE）、高速内部时钟（HSI）、低速外部时钟（LSE）和低速内部时钟（LSI）四个时钟源，在对时钟精度要求较高的场合，一般选择外部时钟源，且每个外设都有外设时钟开关，使用时需注意开启或关闭。

最小系统设计

虽然最小系统的原理基本相同，但在不同场合可能会存在细微差别。例如，在对功耗要求较高的应用中，可能会更加注重外设时钟的管理；而在对稳定性要求较高的场合，复位电路和时钟电路的设计可能会更加精细。


综上所述，在电路设计中，复位电路、时序、时钟电路和 MCU 模块的设计都需要综合考虑各种因素，以确保电路系统的稳定可靠运行。在实际设计过程中，还需要根据具体的应用需求和电路特点，灵活调整设计参数，不断优化设计方案。